4 C語(yǔ)言對(duì)VHDL設(shè)計(jì)文件的協(xié)同仿真

  4.1 構(gòu)成框圖

  仿真文件的構(gòu)成如圖3所示，包括HDL文件和動(dòng)態(tài)鏈接庫(kù)（即c程序）。圖中c程序?qū)?yīng)的VHDL文件要負(fù)責(zé)聲明對(duì)應(yīng)的動(dòng)態(tài)鏈接庫(kù)文件名及初始化函數(shù)，另外還可以給出一些調(diào)用參數(shù)。動(dòng)態(tài)鏈接中用到的輸入輸出信號(hào)也要在對(duì)應(yīng)的VHDL文件中聲明。

   圖3 仿真文件構(gòu)成示意圖

  例如，假定有一個(gè)DLL文件名為sim.dll，對(duì)應(yīng)的初始化函數(shù)為sim_init，有輸入信號(hào)in1、in2，輸出信號(hào)out1、out2，可以這樣編寫對(duì)應(yīng)的VHDL文件

  （sim.vhd）：

  library ieee；

  use ieee.std_logic_1164.all；

  entity sim is

  port（

  in1：in std_logic；

  in2：in std logic；

  out1：out std_logic；

  out2：out std_logic；

  ）；

  end entity sire；

  architecture dll of sim is

  attribute foreign ：string；

  attribute foreign of dll ：architecture is “sim_init

  sim.dll”

  begin

  end；

  仿真時(shí)，仿真器對(duì)頂層的HDL文件進(jìn)行仿真，并根據(jù)各VHDL文件的動(dòng)態(tài)鏈接庫(kù)聲明來調(diào)用、執(zhí)行相應(yīng)的動(dòng)態(tài)鏈接庫(kù)。

[1]  [2]  [3]  [4]